Zuverlässige mikroelektronische Systeme müssen vor ihrem Produkt-Release langwierig und kostenintensiv qualifiziert werden. Unter der Leitung des Fraunhofer IZM forschen namhafte Unternehmen, Forschungseinrichtungen und Universitäten daran, diese Tests durch neue Simulationsansätze deutlich schneller, flexibler und günstiger umzusetzen.
Ein wichtiger Schritt bei der Entwicklung von mikroelektronischen Systemen sind Qualifizierungstests zur Überprüfung der Zuverlässigkeit. Für die Durchführung der Tests muss zunächst ein Prototyp aufgebaut werden, der teilweise langwierigen Experimenten unterzogen wird. Anschließende Änderungen im Design müssen wiederum auf den Prototypen übertragen werden, was diesen Prozess teuer, langsam und nur begrenzt anpassbar macht.
Eine Alternative, um diese Nachteile zu umgehen, stellt die Verwendung von Simulationsmodellen dar. Doch sind die üblichen, detaillierten Simulationsansätze nur für einzelne Bauteile, nicht für vollständige, komplexe Baugruppen geeignet. Hinzu kommt, dass die Daten, die für eine realistische Modellierung notwendig sind, von den Komponentenherstellern nicht veröffentlicht werden, um ihr geistiges Eigentum (Intellectual Property, IP) zu schützen.
Neuer Workflow für Zuverlässigkeitssimulationen
Mit dem neu gestarteten Projekt „mikroVAL“ wollen zehn Partner aus Forschung und Industrie unter Projektleitung des Fraunhofer-Instituts für Zuverlässigkeit und Mikrointegration IZM einen Workflow entwickeln, in dem verschiedene Ansätze zur Simulation von Qualifizierungstests vereint werden. Dieser Workflow kann notwendige Qualifizierungstests reduzieren oder sogar komplett ersetzen.
Durch die Anwendung von hochmodernen Modellierungsprinzipien, wie dem sogenannten Reduced-Order-Modelling, können Redundanzen eliminiert und die Berechnungszeit reduziert werden, ohne dass die Genauigkeit abnimmt. Da zwischen den Herstellern von Komponenten und Baugruppen nur Informationen zur Schnittstelle und dem Verhalten weitergegeben werden, kann auch der IP-Schutz gewährleitstet werden.
Die so erstellten Package-Modelle können mehrfach wiederverwendet und in immer komplexeren Systemen integriert werden. Das stellt bei der Simulation von Qualifizierungstests eine Innovation dar. Deshalb wird auch die vereinfachte Modellierung von
Lötverbindungen im Projekt eine zentrale Rolle spielen.
Auch ein weiterer Aspekt wird von bisherigen Versuchen, die Qualifizierung zu simulieren, häufig nicht abgebildet: Die Wechselwirkungen zwischen den mikroelektronischen Bauteilen und dem Gehäuse sind für die Zuverlässigkeit von Systemen von großer Bedeutung und wird durch den neuen Ansatz berücksichtigt.
Perspektivisch reduziert der Einsatz von Simulationen die Kosten und den Aufwand für die Entwicklung zuverlässiger Mikroelektronik. Dadurch wird ein Anreiz geschaffen, mehr langlebige Produkte zu entwickeln, was wiederum einen elementaren Beitrag zur Schonung von Ressourcen leistet.
Projekt „mikroVAL“ gestartet
Das Projekt „mikroVAL“ ist im Frühjahr 2024 mit einem Abstimmungstreffen zwischen den Partnern gestartet. Es läuft vom 01.02.2024 bis Januar 2028 und wird mit 1,88 Mio. Euro vom Bundesministerium für Bildung und Forschung gefördert. Die Industriepartner Hella GmbH, Robert Bosch GmbH, Siemens AG, BMW AG und Budatec GmbH fördern das Projekt mit weiteren 420.000 Euro. Am Projekt sind außerdem das Fraunhofer IZM, das Fraunhofer IKTS, die Technische Universität Dresden, die Technische Universität Berlin sowie die Jade Hochschule beteiligt.
